Ambiente de programação descrito em VHDL para célula de memória analógica do tipo Floating-Gate

Ambiente de programação descrito em VHDL para célula de memória analógica do tipo Floating-Gate

Autores

  • Fernando Cardoso Castaldo Universidade Estadual de Londrina
  • Carlos Alberto dos Reis Filho Universidade Estadual de Campinas

DOI:

https://doi.org/10.5433/1679-0375.2005v26n1p51

Palavras-chave:

Floating-Gate, Trimming, VHDL.

Resumo

Um ambiente de programação desenvolvido em VHDL para células de memória analógicas do tipo CMOS Floating-Gates é apresentado. Uma malha de controle digital compara o alvo pré-ajustado pelo usuário com o estado atual do Floating-Gate e através da aplicação de pulsos controlados, o novo valor analógico é memorizado. Este circuito pode ser utilizado em células de trimming analógico em aplicações VLSI, onde o pós-processamento do circuito integrado é proibitivo devido aos altos custos envolvidos.

Downloads

Não há dados estatísticos.

Biografia do Autor

Fernando Cardoso Castaldo, Universidade Estadual de Londrina

Mestre e Doutor em Engenharia Elétrica na área de Sensores, Instrumentação Eletrônica e Microeletrônica. Atualmente Prof.Adjunto no Departamento de Eng. Elétrica da Universidade Estadual de Londrina.

Carlos Alberto dos Reis Filho, Universidade Estadual de Campinas

Mestre e Doutor em Engenharia Elétrica na área de Sensores, Instrumentação Eletrônica e Microeletrônica. Prof. Adjunto no Departamento de Instrumentação, Semicondutores e Fotônica da Faculdade de Engenharia Elétrica da Universidade Estadual de Campinas.

Downloads

Publicado

2005-07-15

Como Citar

Castaldo, F. C., & Reis Filho, C. A. dos. (2005). Ambiente de programação descrito em VHDL para célula de memória analógica do tipo Floating-Gate. Semina: Ciências Exatas E Tecnológicas, 26(1), 51–58. https://doi.org/10.5433/1679-0375.2005v26n1p51

Edição

Seção

Artigos

Artigos mais lidos pelo mesmo(s) autor(es)

Loading...